<menu id="ycqsw"></menu><nav id="ycqsw"><code id="ycqsw"></code></nav>
<dd id="ycqsw"><menu id="ycqsw"></menu></dd>
  • <nav id="ycqsw"></nav>
    <menu id="ycqsw"><strong id="ycqsw"></strong></menu>
    <xmp id="ycqsw"><nav id="ycqsw"></nav>
  • usb2.0萬能驅動怎么安裝(原裝win7安裝驅動的竅門)


    前言:

    USB設備具有簡單易用、支持熱插拔、速度快等特點,很快被廣泛應用于PC平臺以及外圍設備上,可以說USB是目前最為成功的I/O技術。而且隨著目前USB4.0標準的發布,USB接口的應用范圍必然更加的廣泛。不過我們今天的話題依然是最主流的USB2.0標準接口。

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題


    一、USB2.0的信號完整性測量項

    首先按照USB協會的要求,做USB的信號測試的示波器帶寬至少應該為1.5GHZ,最好是選擇2GHZ或者2.5GHZ帶寬的示波器進行高速USB信號的測試。


    進行高速USB的測試需要進行的測試有:

    1、高速信號質量

    2、接收靈敏度

    3、chirp時序

    4、包參數

    等項目的測試,其中最重要的即是高速信號質量測試,高速信號質量測試包括如下幾項:

    1、眼圖

    2、包尾寬度

    3、信號速率

    4、上升/下降時間

    5、交叉點電壓范圍

    6、JK/KJ抖動

    7、連續抖動


    二、USB測試中會遇到的關鍵問題


    1、USB信號質量測試中的近端、遠端有什么區別?

    近端是在被測件的USB連接器上對發送質量的要求,而遠端是指信號經過電纜傳輸到達對端的USB連接器時對信號質量的要求。對于近端信號的幅度要求要比遠端大的多。


    通常的設備測試都是用近端的方法進行測試,近端測試通過意味著信號還可以經過標準的USB電纜額外傳輸再增加最多5m遠的距離。而有些場合被測件很難通過近端模板的測試(比如手機中連接一根Micro-USB轉USB的線纜才能進行測試,這會影響到信號質量),此時用戶可以按照遠端的標準進行測試。


    遠端測試通過意味著該設備在該測試端口上只能連接對端的USB設備,而不能再額外的增加傳輸電纜。


    2、USB2.0高速模式下標稱的數據速率480Mbps,為什么傳輸時速率達不到那么高?

    480Mbps是最高的數據跳變速率,由于USB2.0是收發共用總線,在收發切換時有總線的切換時間,每個數據包還有包頭、包尾等信息,因此實際的數據速率遠遠的低于480Mbps,一般達到20到30MB/S已經非常不錯了。


    3、USB電纜的阻抗是多少?

    USB電纜的阻抗是90Ω(±15%)。

    4、USB2.0高速模式下的總線電路模型是什么?

    如下圖所示:

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    5、什么是Droop測試和Drop測試?

    注意上述標題中Droop和Drop的區別:

    A.Droop測試是測試主機下行口對于插拔瞬間的供電能力,通常外設插拔瞬間可能會造成較大的沖擊電流。如果此時主機的電壓跌落較大,可能會造成主機的死機;

    B.Drop測試是測試全負載條件下靜態的電壓變化。

    綜上描述,Droop測試是交流測試,而Drop測試相當于直流測試。


    另外,Droop和Drop測試都是相對于主機的供電能力來說的,對于外設而言,需要控制插入瞬間吸收的電流的大小,這個測試項目叫做Inrush測試。


    6、USB2.0的速度識別

    USB2.0的速度標準分為三種:

    A、低速

    B、全速

    C、高速

    其中低速和全速&高速之間是通過DP/DM的上拉電阻區分,而全速和高速之間是通過所謂的Chirp(啁啾)來進行速率的協商。

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    7、如果USB2.0的一致性測試不過的話,如何調試?

    主要分為物理層和協議層的問題,如果是物理層問題,例如眼圖、上升時間、下降時間不能滿足規范要求,可以從互連通道的阻抗連續性和損耗、電源噪聲、參考時鐘。如果是協議層的問題,可以使用帶USB解碼和觸發功能的示波器或者專用的協議分析儀。

    8、USB2.0的拓撲結構

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    USB2.0是一種主從星型結構,主機為HOST,從機為Device,Device包括USB function和USB HUB,USB總線基于分層的星狀拓撲結構,以HUB為中心,連接周圍的設備,總線上最多可以連接127個設備,HUB串聯的數量最多5個。

    9、USB設備的插入和檢測機制

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    在沒有連上主機時,主機的DP/DM都是低電平(SE0狀態),當SE0持續了一段時間,就被主機認為是斷開狀態。

    當設備連上主機時,主機檢測到某一數據電平拉高并持續一段時間時,就認為有設備連上來,主機必須在復位設備前,立即采樣總線狀態來判斷設備的速度。

    10、USB總線的信號類型

    USB使用差分傳輸模式,兩根數據線D+/D-:

    • J狀態和K狀態
      低速下:D+為“0”,D-為“1”是為“J”狀態,“K”狀態相反;全速下:D+為“1”,D-為“0”是為“J”狀態,“K”狀態相反;高速同全速。
    • SE0狀態
      D+為“0”,D-為“0”
    • IDLE狀態
      低速下空閑狀態為“K”狀態;全速下空閑狀態為“J”狀態;高速下空閑狀態為“SE0”狀態。


    11、USB2.0的走線規則

    (1)在元件布局時,盡量使差分線路最短,以縮短差分線走線距離(√為合理的方式,×為不合理方式);

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    (2)優先繪制差分線,一對差分線上盡量不要超過兩對過孔(過孔會增加線路的寄生電感,從而影響線路的信號完整性),且需對稱放置(√為合理的方式,×為不合理方式);

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    (3)對稱平行走線,這樣能保證兩根線緊耦合,避免90°走線,弧形或45°均是較好的走線方式(√為合理的方式,×為不合理方式);

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    (4)差分串接阻容,測試點,上下拉電阻的擺放(√為合理的方式,×為不合理方式);

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    (5)由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配,而線長一旦不匹配,時序會發生偏移,還會引入共模干擾,降低信號質量。所以,相應的要對差分對不匹配的情況作出補償,使其線長匹配,長度差通??刂圃?mil以內,補償原則是哪里出現長度差補償哪里;

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    (6)為了減少串擾,在空間允許的情況下,其他信號網絡及地離差分線的間距至少20mil(20mil是經驗值),覆地與差分線的距離過近將對差分線的阻抗產生影響;

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    (7)USB的輸出電流是500mA,需注意VBUS及GND的線寬,若采用的1Oz的銅箔,線寬大于20mil即可滿足載流要求,當然線寬越寬電源的完整性越好。


    普通USB設備差分線信號線寬及線間距與整板信號線寬及線間距一致即可。然而當USB設備工作速度是480 Mbits/s,只做到以上幾點是不夠的,我們還需對差分信號進行阻抗控制,控制差分信號線的阻抗對高速數字信號的完整性是非常重要的

    因為差分阻抗影響差分信號的眼圖、信號帶寬、信號抖動和信號線上的干擾電壓。差分線阻抗一般控制在90(±10%)歐姆(具體值參照芯片手冊指導),差分線阻抗與線寬W1、W2、T1成反比,與介電常數Er1成反比,與線間距S1成正比,與參考層的距離H1正比,如下圖是差分線的截面圖。

    硬件和驅動工程師必須了解的USB2.0信號完整性的關鍵問題

    下圖為四層板的參考疊層,其中中間兩層為參考層,參考層通常為GND或Power,并且差分線所對應的參考層必須完整,不能被分割,否則會導致差分線阻抗不連續。若是以圖 2疊層設計四層板,通常設計時差分線采用4.5mil的線寬及5.5mil的線間距既可以滿足差分阻抗90Ω。

    然而4.5mil線寬及5.5mil線間距只是我們理論設計值,最終電路板廠依據要求的阻抗值并結合生產的實際情況和板材會對線寬線間距及到參考層的距離做適當的調整。

    版權聲明:本文內容由互聯網用戶自發貢獻,該文觀點僅代表作者本人。本站僅提供信息存儲空間服務,不擁有所有權,不承擔相關法律責任。如發現本站有涉嫌抄襲侵權/違法違規的內容, 請發送郵件至 舉報,一經查實,本站將立刻刪除。

    發表評論

    登錄后才能評論
    国产精品区一区二区免费